






PUENTES POR DEFECTO





FASE 2
FASE 1








Rev: 5.0	Date: 7 ENERO 1998	Eng: A. MIGUEL ZUNIGA
Project: MICROCONTROLADOR ALTAIR 537 V5.00		
Company: IBERCOMP S. A.		
Address: CARRER DEL PARC No8 (BAJOS)		
City: E-07014 PALMA DE MALLORCA		
Country: SPAIN		
Initial	COMERCIAL	Page: 1 of: 6














ALTAIR 537

Este documento describe las diferencias del ALTAIR 537 versión 5.00 y versiones anteriores, incluye esquemáticos y un pequeño listado de ejemplo que permite acceder al conversor digital->analógico. Las principales diferencias entre esta versión y las anteriores son:

- En la versión 5.00 se ha mejorado el rutado de la placa de forma que las señales de alimentación son mucho más limpias dando como resultado una placa menos susceptible a los ruidos.
- Incorpora reloj en tiempo real tipo DS1215. Este reloj puede ser mantenido con una pila de Litio o una batería de NiCa externa. La placa dispone de un conector para tal fin. Dicha pila o batería externa mantiene además el contenido de la SRAM y de la EconoRAM.
- Incorpora conversor digital/analogico (TLC5626CN) de 8 bits con 8 canales independientes de salida, Este convertidor toma como voltaje de referencia 1/2 de la tensión de alimentación, aproximadamente 2.5 V. Se comunica con el micro mediante un protocolo serie síncrono.
- En la línea P3.5 se le añadió un pulsador amarillo que conecta a masa. Este pulsador tiene como finalidad evitar que un programa residente en SRAM se ejecute. Para ello debe pulsarse el botón de RESET (blanco), manteniendo durante todo el proceso de inicialización pulsado el botón de inhibición (amarillo).
- Se añadió un conector con los buses de datos y direcciones. Este bus puede servir tanto para añadir periféricos, por ejemplo un PPI 82c55 o bien para conectar en el nuestro económico emulador de EPROMs.
- Utiliza el puerto serie 1 para las comunicaciones con el PC, la velocidad puede ser tanto 9600 como 28800 baudios. El puerto serie 0, compatible con la familia 51, puede configurarse como RS232c o bien como RS485.
- Se han añadido condensadores antiparasitarios. Se han redistribuido todos los condensadores electrolíticos. Se han eliminado todas las islas no conectadas a masa.

DESCRIPCIÓN DE LOS JUMPERS DE CONFIGURACIÓN

JP 1: Si este conector esta cerrado en las bornas BAT puede conectar una batería de NiCa de 3.6 voltios. Esta se recargara automáticamente cuando la placa este alimentada. Si esta abierto en las bornas BAT podrá conectar una pila de Litio de unos 3.3 voltios. Nosotros recomendamos la opción de pila de litio que es capaz de mantener la alimentación del sistema unos 5 años.

Si no añade al equipo una pila, JP1 deberá permanecer abierto y el conector BAT cerrado, tal y como se suministra por defecto.

JP2: Pone señal SWD/PE a nivel bajo. Alimentación Power Down, si está cerrado, la patilla 4 del microcontrolador será puesta a masa, con lo que la SRAM interna del micro será alimentada con la alimentación de la placa. En caso contrario puede alimentar los primeros 40 bytes de la memoria SRAM a través de la patilla 2 del puente.

Esta patilla tiene una segunda función. Si la mantiene a nivel alto durante el arranque se inicializa automáticamente el perro guardián.

JP3 : Conecta la referencia del conversor AD del microcontrolador a la alimentación de la placa. Teniéndolo abierto puede dar al sistema una referencia externa.

JP4 : Conecta la masa del conversor AD del microcontrolador (referencia inferior) a la masa del sistema (GND). Teniéndolo abierto puede utilizar una masa externa.

JP5 : Pone señal OWE a nivel bajo. Teniendo abierto este puente se inicializa el perro guardián al arrancar el microcontrolador. Si el equipo dispone de nuestra EPROM este puente deberá estar cerrado, de lo contrario el sistema se reiniciará indefinidamente.

JP6 : Este jumper dispone de una señal de masa y la señal /RO. Esta señal se denomina RESET OUTPUT. Es puesta a nivel bajo por el sistema cada vez que se reinicializa el microcontrolador, ya sea por fallo de corriente, perro guardián o por RESET. Esta señal puede ser útil para reinicializar electrónica externa.

JP7, JP8 : Estos JUMPERS permiten configurar la placa para que sobre ella haya una memoria EPROM (27c256) o bien una memoria EEPROM (X28c256). Si estos están en la configuración por defecto en la placa base debe instalarse una EPROM en caso contrario puede instalarse una EEPROM o bien una SRAM, Ambas pueden ser programadas externamente a través del bus de datos y direcciones (utilizando nuestro adaptador).

JP9 : Sirve para conectar/desconectar la resistencia terminadora de 120 ohmios de la red RS485. Según las normas que definen las redes RS485, los extremos de las mismas deben tener unas resistencias terminadoras de 120 Ohmios. Normalmente este puente deberá permanecer abierto.

JP10 : Cerrando este puente se conecta el puerto RS485 al puerto serie estándar de la familia 51 (UART 0). Si cierra este puente deberá abrir el JP12, ya que el puerto puede configurarse para RS232 o bien para RS485.

JP11 : Conecta el puerto RS232c 1 a la UART 1 del microcontrolador. Por defecto está cerrado, ya que es este el puerto que se utiliza para depurar.

JP12 : Cerrando este puente se conecta el puerto RS232c 0 al puerto serie estándar de la familia 51. (patillas P3.0 y P3.1). Normalmente este puerto está cerrado salvo que se configure el equipo para RS485 con lo que estará abierto.

MEJORANDO EL SISTEMA

- El ALTAIR 537 versión 5.00 dispone de una memoria SRAM de 32 Kbytes que se ubica en las direcciones \$8000 a \$FFFF. Esta memoria puede ser accedida tanto como memoria de programa como memoria de datos.

Si usted lo desea puede aumentar la capacidad de memoria de datos, para lo cual puede soldar encima de la memoria SRAM actual una segunda memoria de 32 Kbytes. Deberá soldar todas las patillas excepto la 20 y 22 que deberá soldarlas a los taladros TP1 y TP2 instalados a tal fin en la placa.

Esta nueva memoria se ubicará en las direcciones \$0000 a \$7FFF y será solamente accesible como memoria de datos (instrucción MOVX). Esta memoria no será mantenida por la batería opcional.

Si desea que se conserven los datos deberá instalar en lugar de la SRAM una NVRAM con autostore o una EEPROM.

MEJORANDO LAS REFERENCIAS DE LOS CONVERTORES

Por defecto, tanto el convertidor A/D como el D/A toman como referencia la tensión de alimentación de la placa. Esta se ve afectada por periféricos externos o internos de forma que los ruidos pueden afectar a las señales analógicas. Una mejora puede consistir simplemente en soldar bajo el circuito impreso dos condensadores de 0.1 uF. Uno de ellos deberá soldarse entre la patilla 11 de la CPU y la masa más cercana, el otro deberá conectarse entre la patilla 11 de U10 y la masa más cercana.

EVITANDO PROBLEMAS CON LA BATERIA

En algunas circunstancias una batería sobrecargada puede ser el origen de problemas. El DS1215 protege a la SRAM contra lectura y/o escritura cuando la tensión de la batería $\times 1.26$ es superior a la de alimentación ($V_{bat} \times 1.26 > V_{cc}$).

Si la batería es protegida antes que la CPU se bloquee puede ocurrir que el sistema pierda el control, incluso parte de los datos. La CPU se bloquea cuando V_{cc} baja de 4.5 voltios, por lo que V_{bat} no debería superar los 3.57V.

Una buena solución es instalar una batería de menos de dicho valor y protegerla de una sobrecarga con ayuda de un ZENER en paralelo. Si la batería se carga por encima de 3.9 V el microcontrolador no podrá acceder nunca a la memoria.

La mayor parte de los problemas relacionados con este tema se solucionan con una pila de litio de 3.3 V, aunque la solución correcta pasa por reinicializar el microcontrolador en el momento adecuado.

EJEMPLO DE ACCESO AL CONVERTOR D/A

```
;
; Ejemplo de manejo de un conversor Digital -> Analogico
; de 8 salidas 8 bit, del tipo TLC5628
; (C) 1996 Ibercomp S.L. - Agosto 1.996
;

.text org $000
.include ..\reg515.def

DAC_D = P3.2    ;Linea de datos del DAC (DATA)
DAC_C = P3.4    ;Linea de reloj del DAC (CLK)
DAC_L = P3.3    ;Linea de carga. del DAC (LOAD)

.macro envia_bit
mov  DAC_D,C    ;Mete el dato
clr  DAC_C      ;Da un pequeño impulso
setb DAC_C
.endm

;Ejemplo que saca un diente de sierra por el canal 0 (A)

inicio:
    mov  B,#0   ;un valor 128
    mov  R0,#255

bucle:
    mov  A,#0   ;Envia a la salida analogica 0
    push B
    lcall envia_DAC
    pop  B
    inc  B
    djnz R0,bucle

    mov  R0,#255
bucle2:
    mov  A,#0   ;Envia a la salida analogica 0
    push B
    lcall envia_DAC
    pop  B
    dec  B
```

```

    djnz  R0,bucle2

    sjmp  inicio
    nop

;
; Rutina que envia un valor al conversor D/A del 537/537
; Este conversor solo esta disponible como opcion en las placas
; comercializadas a partir de Octubre de 1.996 Es del tipo
; TLC5628CH 8 canales de salida con 8 bits de resolucio
; En el registro A se debe indicar el numero de canal que
; se desea, este debe ser un valor entre 0 y 7 (A y H). En el
; registro B debe ponerse el valor del canal de salida deseado
; debe ser un valor entre 0 y 255, 0 indica 0Voltios y 255
; indica una salida de + V. El resto de los valores puede
; calcularse con una sencilla regla de tres.

envia_DAC:
    setb  DAC_L      ;Pone a 1 señal de carga de latches
    setb  DAC_C      ;Activa la señal de reloj
    push  B
    mov   B,#3
    swap  A
    rl    A           ;Desplaza bits del acumulador

?end0:
    rlc   A
    envia_bit
    djnz  B,?end0

    pop   B

    ;clr  C           ;Hace que la salida sea entre 0 y 2.5V
    setb  C           ;Hace que la salida sea entre 0 y 5V

    envia_bit

    xch   A,B

    mov   B,#8
?end1:
    rlc   A
    envia_bit
    djnz  B,?end1

    clr   DAC_L
    setb  DAC_L

    ret

.end

```