Método para la implementación de un amplificador de capacidades conmutadas insensible a la relación entre las capacidades y al offset de los amplificadores. El método consiste en utilizar cuatro fases de reloj y dos amplificadores operacionales en un circuito de capacidades conmutadas de forma que tras las dos primeras fases de reloj se almacene una estimación del error producido por el desapareamiento entre capacidades. Posteriormente en las dos fases de reloj restantes se realimenta dicho error para realizar una amplificación con ganancia independiente de la relación entre capacidades y el offset de los amplificadores operacionales. El circuito propuesto para la implementación de la invención consta de dos amplificadores operacionales (o de transconductancia) y tres condensadores de forma que uno de ellos se utiliza para el almacenamiento del error. El método propuesto permite liberar un amplificador operacional en fases de reloj no consecutivas y realizar el muestreo y retención de la señal de entrada sin aumento del consumo de potencia