Un sistema inhibidor de ataques hardware para un módulo esclavo (20) en un buses I2C que incluye detector (42) para detectar el inicio de comunicación en la línea de datos SDA y para generar una señal de inicialización un oscilador (44) para generar una señal de reloj independiente un medidor (46) para medir automáticamente la frecuencia de la señal de sincronización SCL y para compararla con la señal de reloj del oscilador (44) y para generar una señal indicando la existencia de ataque un dispositivo de respuesta (48) configurado para recibir la señal indicando la existencia de ataque y para regenerar la línea SCL a partir de la señal del dispositivo oscilador (44).